東京理科大学の河原尊之教授らの研究チームは、回路線幅２２ナノメートル（ナノは１０億分の１）の相補型金属酸化膜半導体（ＣＭＯＳ）を使い、現在の量子コンピューターを超える計算能力を持つ大規模集積回路（ＬＳＩ）システムを開発した。創薬や材料開発などに生かせる「組み合わせ最適化問題」を低消費電力かつ高速に解く。複数のチップを並列動作させることで機能を拡張し、大型の設備が必要なクラウドサービスを使わずに大規模な計算を可能にする。

河原教授らが開発したのは、複数のＬＳＩチップをつないで機能を拡張できるスケーラブルな全結合型の「イジングＬＳＩシステム」。これまで１チップ内に収まっていた演算機能を、複数の汎用ＣＭＯＳに分けて接続することで拡張可能なことを実機で実証した。

２２ナノＣＭＯＳで作製した演算ＬＳＩチップ３６個と制御用ＦＰＧＡ（演算回路が自由に書き換えられる半導体）１個を搭載。現状のゲート方式の量子コンピューターを上回るビット数が４０９６個の大規模システムを試作した。チップ数を約半減できる新たな実装方式を採用して集積度を高めた。組み合わせ最適化問題の一つである４０９６頂点の「頂点被覆問題」が解けることを確認している。

２０３０年ごろまでにビット数を２メガ（メガは１００万）個程度まで増やし、５０年ごろに実現するとされる同方式量子コンピューターと同等以上の計算能力を目指す。

量子コンピューターは組み合わせ最適化問題を解くのが得意だが、超電導方式では極低温に冷やすために大規模な装置が必要。これに対し、既存のシリコン半導体によるＬＳＩで同様の計算が可能になれば、創薬や材料開発、物流や金融、マーケティングなど幅広い領域において、現場で手軽に使えるなど応用の可能性が広がる。

【関連記事】　世界の半導体工場で、揺るぎない信頼を集めるクリーン搬送装置